Master

Anfangs noch angedeutet, dann offiziell für die kommenden Dual-Core-Prozessoren bestätigt und bei den ersten ausgelieferten 90 nm Athlon 64-Prozessoren aus dem Hause AMD noch vermisst, schicken sich Intels 13 SSE3-Befehle nun an, mit dem Athlon 64 FX der nächsten Generation Einzug zu halten.

Von den 13 SSE3-Befehlen die Intels in 90 nm gefertigter „Prescott”-Kern des Pentium 4 unterstützt, werden derer 11 bei der Konkurrenz Einzug halten; die zwei speziell für Hyper-Threading vorgesehen Befehle „monitor” und „mwait” bleiben außen vor.

Ursprünglich wurde mit der Einführung der SSE3-Befehle zusammen mit dem Umstieg auf 90 nm feine Strukturen gerechnet. Mit den ersten 90 nm Athlon 64-CPUs auf Basis des „Winchester”-Kerns (siehe auch), wurde jedoch klar, dass diese im Vergleich zu ihren in 130 nm gefertigten Vorgängern mit Codenamen „NewCastle” bzw. „Clawhammer” mit keinen Neuerungen aufwarten können. Auch der in 90 nm gefertigte neue Mobile Athlon 64 3000+ auf Basis des „Oakville” teilt dieses Schicksal.

Wie nun bekannt wurde soll erst der „San Diego”, der Nachfolger des derzeitigen Athlon 64 FX, mit SSE3-Support aufwarten können. Im Zusammenhang mit SSE3 wird auch ein neuer Codename ins Feld geführt. Das gute Stück hört auf den Namen „Venice”, übersetzt also Venedig, und könnte - sofern man spekulieren möchte - die genannten Befehle für den normalen Athlon 64 mit sich bringen. Beide Prozessor-Kerne sollen in der ersten Jahreshälfte 2005, und damit noch vor den angekündigten Dual-Core-Produkten, das Licht der Welt erblicken.

Quelle: computerbase.de